集成電路設(shè)計(jì)軟件Tanner Tools

Tanner Tools是一款專業(yè)的集成電路設(shè)計(jì)軟件，這款軟件提供了數(shù)�；旌想娐�、模擬電路和MEMS設(shè)計(jì)等，在電路設(shè)計(jì)、版圖設(shè)計(jì)和仿真驗(yàn)證等功能，集合了實(shí)用的L-Edit，DRC，SPR，Extract，LVS以及W-Edit，S-Edit等工具插件，可以廣泛地應(yīng)用于各類電路、電子的設(shè)計(jì)領(lǐng)域，大大地提高工程師的效率。

功能特色：

1、完整的模擬/數(shù)模混合IC全定制設(shè)計(jì)組件

2、OpenAccess，LEF/DEF，Liberty和SDF數(shù)據(jù)格式支持

3、支持多重抽象級(jí)網(wǎng)表仿真：行為級(jí)、模塊級(jí)、門級(jí)

4、調(diào)試和驗(yàn)證支持System Verilog, Verilog, Verilog-AMS, Verilog-A和VHDL等語(yǔ)言

5、提供內(nèi)建的庫(kù)導(dǎo)航器，有效跨越自頂向下和自底向上的層次化設(shè)計(jì)查看單元視圖

6、自頂向下的混合信號(hào)仿真

7、已驗(yàn)證的，與綜合兼容的DFT支持

8、高速時(shí)序分析

9、全角度版圖編輯

10、實(shí)時(shí)DRC檢查，DRC和LVS驗(yàn)證與Calibre工具兼容

11、使用SDL加速版圖設(shè)計(jì)，可進(jìn)行自動(dòng)布局布線，支持HSPICE, PSPICE, Verilog和CDL等格式數(shù)據(jù)導(dǎo)入

12、支持參數(shù)化cell，稱為T-cell，可用于可編程接口操作(UPI)，創(chuàng)建自動(dòng)化宏

13、HiPer DevGen可實(shí)現(xiàn)參數(shù)化器件生成版圖

14、支持多Foundry工藝

15、提供多語(yǔ)言菜單(英語(yǔ)，日語(yǔ)，簡(jiǎn)體、繁體中文，德語(yǔ)，意大利語(yǔ)和俄語(yǔ)等)

軟件介紹：

TannerEDA提供的EDA軟件解決方案，推動(dòng)創(chuàng)新的模擬和混合信號(hào)（A/MS）集成電路（IC）和微機(jī)電系統(tǒng)設(shè)計(jì)，版圖設(shè)計(jì)和驗(yàn)證的完整產(chǎn)品線。
客戶在諸如電源管理，顯示和影像，汽車電子，消費(fèi)電子，生命科學(xué)和射頻器件領(lǐng)域創(chuàng)造突破性的應(yīng)用。低的學(xué)習(xí)曲線，高互操作性和強(qiáng)大的用戶界面提高了設(shè)計(jì)團(tuán)隊(duì)的生產(chǎn)力。
TannerEDA是價(jià)格/性能的領(lǐng)導(dǎo)者和一個(gè)完整的設(shè)計(jì)流程行業(yè)的替代，提高所有權(quán)（TCO）的總成本，降低EDA工具的費(fèi)用為全球客戶。
能力和業(yè)績(jī)是通過(guò)無(wú)與倫比的客戶支持，以及帶來(lái)先進(jìn)的功能，A/MS設(shè)計(jì)的合作伙伴生態(tài)系統(tǒng)相匹配。