HDL語言仿真器Mentor Graphics QuestaSim

Mentor Graphics QuestaSim是一款專業(yè)的HDL語言仿真器，這款軟件采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段。

軟件介紹：

Mentor Graphics QuestaSim SE 10b 32bit是業(yè)界最優(yōu)秀的HDL語言仿真器，它提供最友好的調(diào)試環(huán)境，是唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。是作FPGA/ASIC設(shè)計的RTL級和門級電路仿真的首選，它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段。全面支持VHDL和Verilog語言的IEEE 標準，支持C/C++功能調(diào)用和調(diào)試

軟件特色：

1、適用于最復(fù)雜的回歸套件的高性能多語言引擎

2、高效的高級驗證解決方案，具有驗證管理功能，可覆蓋大型復(fù)雜電子系統(tǒng)的覆蓋范圍

3、通過本機斷言和完整的多抽象和多語言調(diào)試環(huán)境（包括事務(wù)級調(diào)試），易于使用，快速調(diào)試

4、約束隨機刺激生成以自動化測試開發(fā)

5、具有OVM和UVM的本機高級SystemVerilog測試平臺功能與獨特的調(diào)試功能相結(jié)合，可簡化高級測試平臺的開發(fā)和調(diào)試

6、高帶寬事務(wù)級（TBX）與Veloce平臺的集成，可實現(xiàn)顯著的仿真加速

7、使用UPF對Power Aware Simulation進行原生支持

8、多核仿真，支持所有設(shè)計語言和構(gòu)造，并自動或手動分區(qū)設(shè)計以并行運行，同時維護單個數(shù)據(jù)庫以進行調(diào)試和覆蓋。