電子設(shè)計自動化工具(SynaptiCAD Product Suite)

SynaptiCAD Product Suite是一款電子互動設(shè)計工具，這個互動概念貫穿于所有的接口。您可以開始分析和模擬設(shè)計理念，毋須經(jīng)完成整個電路模型或示意圖，幫助工程師他們的設(shè)計進行批判性的審視。

功能特色：

1.TestBencher Pro：
用于從獨立于語言的時序邏輯表生成交互式VHDL,Verilog, OpenVera,e, 和TestBuilder 測試基準及總線功能的模型。生成的測試基準能提供基于仿真相應(yīng)的不同的激發(fā)向量，以便于測試基準功能作為一個被測試系統(tǒng)環(huán)境的動作模型正常工作。 TestBencher Pro是一個優(yōu)秀的測試大規(guī)模FPGA 和 ASIC設(shè)計的工具。

2.BugHunter Pro：
一款用于 Verilog， VHDL 和 C++ 模擬器的圖形調(diào)試系統(tǒng)。BugHunter 支持所有主要的 HDL 模擬器，其主要功能包括：單一步驟調(diào)試、波形數(shù)據(jù)串流、項目管理等等�？梢詡蓽y程序與幫助系統(tǒng)的交互過程從而發(fā)現(xiàn)問題所在。

3.VeriLogger Pro：
Verilog模擬器軟件。提供一個綜合了傳統(tǒng)Verilog模擬器所有特征的仿真環(huán)境，它具有強大的圖形測試矢量產(chǎn)生器。VeriLogger的快速模型測試使用戶可以對設(shè)計中的每個模型進行“自底向上”的測試。

4.WaveFormer Pro：
由時序圖分析器、模擬器和測試向量生成器組合而成。它為設(shè)計人員提供了一個集成的環(huán)境，可以用來開發(fā)數(shù)字和模擬線路的時序圖。WaveFormer Pro可以由Spice模擬器，Mathematica，或Matlab等工具輸入模擬數(shù)據(jù)。還可以利用WaveFormer Pro 內(nèi)部擁有的波形函數(shù)直接生成模擬信號；或者將從總線上得到的數(shù)字信號變換成模擬信號。還可以將模擬信號波形逐段線性地變換成Spice模擬器的電壓信號源。

5.SimuTAG：
一款功能強大和實時地查證出 FPGAs 的錯誤的系統(tǒng)�？山�(jīng)由比較FPGA 功能規(guī)則反證RTL樣式模擬規(guī)則，迅速發(fā)現(xiàn)邏輯和綜合錯誤。

6.PinPort：
提供數(shù)字硬件與Verilog 或C++的虛擬接口環(huán)境。

7.DataSheet Pro：
時間表文件夾管理工具。

8.Timing Diagrammer Pro：
時間表設(shè)計工具。

9.Gigawave Viewer：
波形觀測器。